`timescale 1ns / 1ps
/////////////////////////////////////////////////////////////////////////////
////                                                                     ////
//// Instituto Tecnologico de Costa Rica                                 ////
////                                                                     ////
//// Test Bench Flip Flop                                                ////
////                                                                     ////
//// Este archivo es parte del proyecto: Control de luces de semaforo    ////
//// http://repositorio-charmander.googlecode.com/svn/trunk/             ////
////                                                                     ////
//// Descripcion                                                         ////
//// Implementacion de un control de luces de semaforo como un proyecto  ////
//// del curso de Taller de Diseño Logico.                               ////
////                                                                     ////
//// Funcionamiento:                                                     ////
//// - Modulo de test bench del flip flop                                ////
////                                                                     ////
////                                                                     ////                                    
//// Autores:                                                            ////
//// - Gia Chen, kathya0812@gmail.com                                    ////
////   Edgar Rojas, edtec217@gmail.com                                   ////
////                                                                     ////
/////////////////////////////////////////////////////////////////////////////

module FlipFlop_tb;

	//ENTRADAS
	//Clock
	reg _clk_i;
	//Señal de prueba
	reg signal_i;

	//SALIDAS
	wire signal_o;

	// Instantiate the Unit Under Test (UUT)
	FlipFlop uut (._clk_i(_clk_i), .por_sincronizar_i(signal_i), .sincronizado_o(signal_o));
	
	//Instanciacion del clock
	initial begin
	_clk_i = 0;
	forever begin
	_clk_i = ~_clk_i;
	#50;
	end
	end

	initial begin
		//Valores iniciales del los datos
		_clk_i = 0;
		signal_i = 0;

		// Constante definida por ISE para evitar errores
		#100;
        
		//Modificacion de valores
		signal_i = 1;
		#60;
		signal_i = 0;
	end   
endmodule
